В рамках деловой программы выставки ChipEXPO-2020 пройдет Сколковская школа синтеза цифровых схем на VERILOG
Приглашаются студенты младших курсов и старших школьников познакомиться с синтезом цифровых схем на Verilog — тремя технологиями, которые сделали возможным наш мир смартфонов, быстрого интернета и беспилотных автомобилей.
Это технологии цифрового проектирования чипов: язык описания аппаратуры Verilog, логический синтез, и реконфигурируемые микросхемы ПЛИС.
Организаторы мероприятия:
— Юрий Владимирович Панчул, проектировщик сетевых микросхем и
микропроцессорных ядер. Саннивейл, Калифорния,
— компания «ЧипЭКСПО», организатор выставки ChipEXPO.
Читать лекции и вести занятия будут квалифицированные специалисты Роснано, МИЭТ, Черниговского национального технического университета, Самарского университета, Киевского Национального университета, компании IVA Tech, МИЭМ НИУ ВШЭ, МГУ, МФТИ.
Предварительная программа мероприятия
15 сентября
Тема дня :Из чего строится современная цифровая схема.
15.00. Открытие мероприятия, приветствие от организаторов.
15.15-15.30. Мини-лекция: От Клода Шеннона до Apple iPhone: как
появилось проектирование цифровых схем и как оно выглядит в современных
компаниях.
15.30-16.00. Лекция: Комбинационная логика и ее описание на языке
Verilog. Теоретический материал переплетается с демонстрацией синтеза
для ПЛИС/FPGA в среде Intel® Quartus® Prime Lite Edition.
16.00-16.30. Упражнение с логическими элементами
И/ИЛИ/НЕ/ИСКЛЮЧАЮЩЕЕ-ИЛИ, входы которых подсоединены к кнопкам, а выходы к светодиодам платы c ПЛИС.
16.30-17.00. Упражнение с выводом буквы на семисегментный индикатор.
17.00-17.30. Лекция: Последовательностная логика, которая вводит в схемы
память и повторения.
17.30-18.00. Упражнение со сдвиговым регистром.
18.00-19.00. Упражнение для плат ZEOWAA и OMDAZZ с Intel FPGA Cyclone
IV: Комбинируем сдвиговый регистр и вывод на семисегментный индикатор
буквы: получаем вывод на многоразрядный динамический семисегментный
индикатор слова (например имени ученика). Упражнение для платы Terasic
DE10-Lite с Intel FPGA MAX10: Комбинируем сдвиговый регистр и вывод букв
на статический семисегментный индикатор: получаем вывод бегущей строки
(например имени ученика).
19.00-21.00. Дополнительные упражнения и индивидуальные проекты
учеников, с помощью от студентов и аспирантов микроэлектроники от
участвующих университетов: МИЭТ, ВШЭ МИЭМ, Черниговского НТУ,
Самарского Университета.
16 сентября
Тема дня: Приемы и примеры цифрового проектирования на уровне регистровых передач.
15.00-15.15. Мини-лекция: Как из простых схем строить сложные:
параллельность, конвейерность и конечные автоматы.
15.15-15.30. Предисловие к примеру игры: рассказ про генерацию графики
на VGA.
15.30-16.00. Упражнение с рисованием на экране разноцветных квадратов и
других статических изображений.
16.00-16.30. Презентация примера графической игры с параллельно
вычисляемыми спрайтами и конечными автоматами для сценария игры.
Демонстрация запуска игры на плате Digilent Basys3 с Xilinx FPGA
Artix-7. Обсуждение модификации игры с помощью добавления новых
спрайтов и изменения сценария.
16.30-17.00. Упражнение с запуском игры на платах ZEOWAA, OMDAZZ и
Terasic DE10-Lite.
17.00-17.30. Лекция: Использование Linear Feedback Shift Registers
(LFSR) для криптографии, передачи данных и генераторов случайных чисел.
Сравнение Verilog и VHDL на основе кода LFSR Фибоначчи и Галуа.
Демонстрация использования LFSR для генерации изображения на экране VGA
движущегося звездного неба из случайных звезд.
17.30-18.00. Упражнение с запуском примера движущегося звездного неба на
платах ZEOWAA, OMDAZZ и Terasic DE10-Lite.
18.00-19.00. Более подробная лекция про математику, моделирование и
использование LFSR для грубоко заинтересовавшихся.
18.00-21.00. Дополнительные упражнения и индивидуальные проекты учеников
по изменению игры, в том числе с помощью добавления в нее фона из
движущегося звездного неба.
17 сентября
Тема дня: Первый шаг в архитектуру и микроархитектуру современных процессоров.
15.00-15.15. Мини-лекция: От ENIAC и МЭСМ, через IBM/360 и Cray-1 до
Intel, ARM и RISC-V: как появились, эволюционизировали и к чему пришли
программируемые процессоры общего назначения.
15.15-16.30. Архитектура: вид процессора с точки зрения программиста.
Лекция об ассемблере RISC-V с одновременными упражнениями на симуляторе
процессора на уровне инструкций.
16.30-17.30. Микроархитектура: вид процессора с точки зрения
схемотехника. Лекция по аппаратной организации процессора schoolRISCV, с
вариантами одноцикловой и конвейерной микроархитектуры. Демонстрация
синтеза процессора и запуск его на платах.
17.30-17.30. Упражнение по добавлению в процессор инструкции и
верификации с помощью программного теста. Измерение максимальной
тактовой частоты получившегося варианта процессора.
17.30-18.00. Заключительная лекция: Следующие шаги в освоении
проектирования цифровых схем, а также применение этих знаний для
проектирования встроенных систем и ускорителей вычислений искусственного
интеллекта.
18.00-21.00. Дополнительные упражнения и индивидуальные проекты учеников
по изменению процессора и интеграции его с периферийными устройствами.
Участники, которые решили не проходить курс от РОСНАНО (это необходимо для получения бесплатных плат), могут заранее заказать платы в следующих
интернет-магазинах:
https://aliexpress.ru/item/4001125284519.html
https://aliexpress.ru/item/32747454526.html (базовая конфигурация)
https://www.terraelectronica.ru/product/2235979
Регистрация для участия в «Школе синтеза цифровых схем на Verilog» http://www.chipexpo.ru/shkola-sinteza-cifrovyh-shem-na-verilog.
Принять участие в офлайн выставке «ChipEXPO — 2020» http://www.chipexpo.ru/ChipEXPO-request.
Принять участие в онлайн выставке «ChipEXPO — 2020» http://www.chipexpo.ru/ChipEXPO-request.
Получить бесплатный билет на офлайн выставку «ChipEXPO — 2020» http://www.chipexpo.ru/poluchit-priglasitelnyi.
Сообщение В рамках деловой программы выставки ChipEXPO-2020 пройдет Сколковская школа синтеза цифровых схем на VERILOG появились сначала на Время электроники.